Espresso

この項目では、マイクロプロセッサについて説明しています。その他のEspressoについては「エスプレッソ (曖昧さ回避)」をご覧ください。

Espresso
ヒートスプレッダを外したWii Uマルチチップモジュールのイラスト。右下の小ぶりなチップがIBM製の"Espresso"。他のチップはAMD製GPU(大きなチップ)"Latte"とルネサス製EEPROMチップ(最も小さいチップ)。
生産時期	2012から
販売者	Nintendo
設計者	IBM, 任天堂統合研究開発（英語版）, Nintendo Technology Development（英語版）
生産者	IBM
CPU周波数	1.24 GHz
アーキテクチャ	Power Architecture
マイクロアーキテクチャ	Not verified by Nintendo^{[訳語疑問点]}
命令セット	3
コア数	3
L2キャッシュ	1× 2 MB, 2× 512 KB (on-die)
GPU	AMD Radeon Latte
テンプレートを表示

Power アーキテクチャ
全体 POWER PowerPC Power.org OpenPOWER Foundation
過去 POWER1 POWER2 POWER3 POWER4 POWER5 POWER6 POWER7 POWER8 RSC RS64 PowerPC 601 PowerPC 602 PowerPC 603 PowerPC 604 PowerPC 620 PowerPC 970 PA6T PowerPC e700 Titan（英語版） Gekko Broadway Espresso Xenon PowerXCell AIM連合
現在 POWER9 POWER10 PowerPC e200 PowerPC e500 PowerPC e600 PowerPC 400 PowerPC 700 PowerPC 7000 Cell A2 QorIQ
予定 POWER11
その他 RISC PReP CHRP PAPR IntelliStation POWER System p System i Power Systems Power Macintosh PIPPIN Blue Gene PowerVM ViVA
表話編歴

Espresso (エスプレッソ) は任天堂の家庭用ゲーム機Wii Uに使用されている32bit CPUのコードネーム。IBMによって設計された。45nmSOIプロセスによって製造されている。Espressoチップはルネサスによって製造されたマルチチップモジュール上に、AMDのGPUと共に載っている。2011年6月のE3 2011（英語版）で発表され、2012年11月に発売された。

設計

IBMと任天堂はEspressoが、消費電力低減と処理速度向上のため単一チップ上に3つのコアを持つPowerアーキテクチャのマイクロプロセッサであると明らかにした。Espresso CPUとGPUは、複雑さの低減、チップ間通信の高速化、消費電力低減、コストと基板上スペースの削減のため、マルチチップモジュールとして単一の基板上に配置されている。二つのチップはルネサスによって、マルチチップモジュールに日本国内で組み立てられる^[1]。Espressoチップそのものは、ニューヨーク州East FishkillにあるIBMの300mmウェハ工場で45nmSOI技術で製造される^[2]。チップにはCPUキャッシュ用として、製造時にeDRAMが埋め込まれている。

その後、任天堂によっては確認されていないが、ハッカーや分解を試みた者、非公式の情報提供者によって名前^[3]や大きさ^[4]^[5]、速度^[6]^[7]など、Espressoについての詳細情報が明らかにされた。マイクロアーキテクチャは先代のBroadwayとGekko、すなわちPower PC 750ベースのプロセッサにかなり似ているが、CPUキャッシュがより大きく、高速なものになり、マルチプロセッサ対応となった。

Wii UのCPUつまるところのEspressoは、IBMのサーバ向けハイエンドCPU POWER7から派生したとの噂があったが、嘘であったことがわかった。EspressoはeDRAMやPowerアーキテクチャなど、いくつかの技術をPOWER7と共有しているが、これは表面的な類似点に過ぎない^[8]^[9]^[10]^[11]^[12]。

仕様

Power PCベースのコアによるアウトオブオーダー実行
45nmプロセス技術(ダイサイズ: 4.74 mm × 5.85 mm = 27.73 mm²)
IBM SOI技術
Broadway^{[※ 2]}およびGekko^{[※ 3]}プロセッサとの後方互換性

以下の仕様は、任天堂及びIBM双方が公式に認めるものではない。これらの情報は、marcanの別名を持つハッカーHector Martinによるリバースエンジニアリングによって得られた^[13]。

Broadwayベースのコア・アーキテクチャ^[14]
1.243125 GHz
3つの物理コア
MESI及びMERSIをサポートする対称型マルチプロセッシング^[15]
スーパースカラ並列処理により、1コアあたり毎クロック4命令の実行が可能。
32bit 整数ユニット
64-bit 浮動小数点ユニット (または 32bit SIMD×2 , often found under the denomination "paired singles"^{[訳語疑問点]})
特異な構成による合計3MBのL2キャッシュ^[16]
- コア0: 512 KB, コア1: 2 MB, コア2: 512 KB
4～6ステージのパイプライン
1つのコアあたり6つの実行ユニット(合計18ユニット)

脚注

出典

[脚注の使い方]

^ Iwata asks: Wii U: The Console
^ NEW WII U™ ON SOI
^ World Exclusive: Wii U Final Specs
^ Nintendo Wii U Teardown - AnandTech.com
^ Nintendo Wii U Teardown - iFixit.com
^ Wii U has 1.24GHz CPU, 550MHz graphics core
^ Wii U CPU, GPU Details Uncovered
^ IBM puts Watson's brains in Nintendo Wii U
^ IBM teases on Wii U CPU specs
^ Rumored Wii U Specs Raising Eyebrows... for the Wrong Reasons
^ IBM reconfirms the Wii U/Watson connection
^ IBM Confirms WII U Utilizes Power-Based CPU, Not Power 7
^ Joel Hruska (2012年11月29日). “Hackers Discover Wii U's Processor Design and Clock Speed”. HotHardware. 2014年1月21日閲覧。
^ @marcan42, Twitter - 2012-12-09
^ @marcan42, Twitter - 2013-11-23
^ @marcan42, Twitter - 2013-01-30